Imaginează-ți un strat de canal atât de subțire încât măsoară fracțiuni dintr-un singur nanometru. Schimbări minime la acea scară decid dacă tranzistorul va funcționa sau se va bloca. TSMC, lucrând împreună cu NYCU din Taiwan, nu a urmărit materiale exotice noi. În schimb, au reproiectat chimia suprafeței tranzistorului.
De ce un strat de aluminiu extrem de subțire schimbă regulile
Procesoarele moderne încorporează miliarde de tranzistori folosind arhitecturi 3D precum FinFET-uri și FET-uri cu poartă înconjurătoare. Aceste arhitecturi măresc aria de contact a porții prin înfășurarea porții în jurul unui canal ridicat. Trucul funcționează până când canalul devine extrem de subțire. Pe măsură ce canalele scad spre 3 până la 5 nanometri, controlul porții slăbește. Dacă se trece sub aproximativ 3 nanometri, electronii încep să interacționeze cu materialele porții în moduri care cresc rezistența și provoacă scurgeri de curent.
Aici devin atractive semiconductoarele bidimensionale monostratură, precum disulfura de molibden (MoS2). La aproximativ 0,7 nanometri grosime, un canal din MoS2 promite un control electrostatic mult mai bun și pierderi de curent reduse, permițând producătorilor să țintească stive de poartă sub 1 nm și lungimi ultra-scurte ale canalului. Dar ultra-subțire înseamnă și foarte pretențios. Dacă încerci să depui dielectricul porții în mod tradițional, obții un strat aspru și neuniform care subminează performanța.
TSMC și NYCU au întors problema pe dos. În loc să inventeze un dielectric complet nou sau să aplice chimie de depunere agresivă pe MoS2, au proiectat mai întâi suprafața canalului. Echipa a depus o monostratură epitaxială de aluminiu pe MoS2 și a lăsat-o să se oxideze într-un oxid de aluminiu uniform, de doar 0,42 nanometri grosime. Deasupra acelui strat tampon micro-subțire au pus un dielectric de oxid de hafniu cu constantă dielectrică ridicată.
Rezultatul: o interfață a porții remarcabil de netedă care domolește scurgerile și rafinează controlul fluxului de electroni. În teste, stiva cu suprafața modificată a oferit control al porții și rezistență mai mică comparabile cu un dielectric de aproximativ 1 nanometru, dar păstrând avantajele canalului din MoS2.
Există avantaje evidente, dar și întrebări practice. Fabricarea la scară necesită în continuare epitaxie repetabilă și curată, precum și integrare în procesele ulterioare de fabricație. Totuși, această abordare evită multe dintre compromisurile de materiale cu care se confruntă producătorii de cipuri și oferă o cale pragmatică către dispozitive logice mai dense și mai rapide.
Această mișcare de inginerie a suprafeței ar putea fi puntea practică către tranzistori produși pe scară sub 1 nm și către un nou capitol în scalarea semiconductoarelor.
Lasă un comentariu
Comentarii
Niciun comentariu încă. Fii primul.