TSMC trece la panouri și substraturi pe bază de sticlă

Imaginează-ți că înlocuiești discul familiar din siliciu, în formă circulară, cu o placă de dimensiunea ecranului unui laptop. Pare o schimbare mică. Nu este. Această trecere, de la discuri rotunde la panouri rectangulare mari, stă în centrul efortului TSMC de a domoli creșterea explozivă a costurilor pentru cipuri de înaltă performanță.

TSMC se mută agresiv de la ambalarea CoWoS la o abordare la nivel de panou numită CoPoS, iar substraturile cu miez din sticlă sunt centrale în plan. CoWoS folosește discuri circulare de 300 mm. CoPoS folosește panouri care pot ajunge aproximativ la 750 x 620 mm. Teren mai mare. Randament mai mare. Pierderi mai mici. Matematica e simplă: încap mai multe cipuri și module de memorie pe panou, ceea ce crește utilizarea materialului și reduce costul pe unitate la suprafață cu aproximativ 20 până la 30 la sută.

De ce contează asta azi? Pentru că cererea pentru acceleratoare AI și pentru calculul intensiv continuă să explodeze, iar ambalarea convențională se lovește de limite fizice și geometrice. Discurile rotunde CoWoS generează pierderi de material inevitabile când încerci să amplasezi eficient cipuri dreptunghiulare și stive de memorie. Panourile schimbă geometria problemei, iar sticla înlocuiește siliciul ca miez de substrat pentru a îmbunătăți fabrica­bilitatea la scară.

TSMC a pus deja în funcțiune o linie pilot CoPoS și aleargă contra calendarului. Planurile interne indică producție pilot în jurul anului 2027 și o rampă completă în 2028 pentru discurile CoPoS la nivel de panou. Iterațiile cu miez din sticlă sunt programate pentru adoptare mai largă după 2030, iar facilitățile companiei din Arizona ar urma să joace un rol semnificativ între 2029 și 2030. Aceste termene se aliniază mișcărilor rivalilor; Intel a semnalat ambiții similare pentru ambalare fan-out la nivel de panou de la centrul său din Rio Rancho, pregătind terenul pentru o concurență intensă în tehnologia substraturilor de generație următoare.

Parteneriatele contează aici. TSMC colaborează cu firme taiwaneze precum Ibiden și Innolux pentru a dezvolta o structură în trei straturi în care un miez din sticlă se află între două straturi ABF. Acea pilă hibridă promite avantajele termice, mecanice și de fabricație necesare pentru a face producția CoPoS fiabilă și rentabilă. Aceeași abordare cu miez din sticlă este evaluată și pentru variantele CoWoS, deoarece industria caută orice cale care îmbunătățește randamentul și reduce costurile.

TSMC estimează că CoPoS cu substraturi cu miez din sticlă poate reduce costurile efective pe unitate la suprafață cu aproximativ 20-30%, un avantaj pentru pachetele AI mari cu mai multe die-uri.

Schimbările tehnice se răsfrâng în foile de parcurs ale produselor. Rapoarte sugerează că AMD va fi un adoptator timpuriu al ambalării fan-out la nivel de panou și al procesului TSMC de 1.4 nm pentru CPU-urile sale Zen 7. Dar implicațiile depășesc CPU-urile și GPU-urile pentru clienți. Combinarea FOPLP și CoPoS deschide porți pentru module multi-cip mult mai mari, adaptate centrelor de date și acceleratoarelor AI, piețe care apreciază raportul performanță-per-watt și cost pe TOPs mai mult decât punctele de preț pentru consumatori.

Există, desigur, un dezavantaj. Scalarea proceselor la nivel de panou cu precizia și ratele de randament pe care le cer cipurile moderne este o provocare mare. Furnizorii de echipamente au nevoie de unelte noi. Controlul proceselor trebuie strâns. Lanțurile de aprovizionare trebuie adaptate la laminate cu miez din sticlă în volum. Totuși, recompensa este convingătoare: mai puține margini moarte, mai multă suprafață utilizabilă și o cale de a integra mai multă putere de calcul într-un anumit spațiu de producție.

Așadar când vorbim despre următorul val de scalare a semiconductoarelor, gândiți‑vă mai puțin la densitatea tranzistorilor în sine și mai mult la platforma pe care stau acei tranzistori. Ambalarea rescrie regulile economiei cipurilor, iar demersul TSMC spre CoPoS cu miezuri din sticlă ar putea fi începutul unui nou capitol în modul în care cipurile sunt fabricate și folosite.